

Pergunta 25 de 25 · Múltipla escolha

Ao discutir a evolução das arquiteturas de processadores, Weber em Fundamentos de Arquitetura de Computadores destaca que a busca por desempenho levou à incorporação de múltiplos níveis de memória cache entre a CPU e a memória principal. Essa hierarquia visa mitigar o impacto da latência da memória principal.

Considerando o impacto da hierarquia de memória no modelo de Von Neumann, analise as asserções a seguir.

I. A introdução de caches (L1, L2, L3) em sistemas Von Neumann tem como objetivo principal aumentar a capacidade total de armazenamento de dados e instruções disponíveis para a CPU, substituindo parcialmente a necessidade de memória RAM.

PORQUE

II. As memórias cache exploram o princípio da localidade (temporal e espacial) das referências à memória, armazenando cópias de dados e instruções frequentemente acessados ou próximos aos recentemente acessados, reduzindo assim o tempo médio de acesso à memória e aproximando a velocidade de acesso da memória à velocidade da CPU.

A respeito dessas asserções, assinale a opção correta.

A As asserções I e II são proposições verdadeiras, e a II é uma justificativa correta da I.

B A asserção I é uma proposição verdadeira, e a II é uma proposição falsa.

C As asserções I e II são proposições falsas.

D As asserções I e II são proposições verdadeiras, mas a II não é uma justificativa correta da I.

E A asserção I é uma proposição falsa, e a II é uma proposição verdadeira.

Incorreto(a)

Finish Quiz

Pergunta 24 de 25 · Múltipla escolha

O desenvolvimento de jogos eletrônicos com gráficos cada vez mais realistas impõe desafios significativos à arquitetura dos computadores. As Unidades de Processamento Gráfico (GPUs) são processadores altamente paralelos, especializados na renderização de imagens complexas e na execução de cálculos geométricos e de sombreamento. Para alimentar essa capacidade de processamento, as GPUs possuem sua própria memória de alta velocidade (GDDR SDRAM ou HBM) e se comunicam com a CPU e a memória principal do sistema através de barramentos como o PCI Express (PCIe). A eficiência dessa comunicação e a gestão da hierarquia de memória (memória da GPU, memória do sistema, caches) são fundamentais para evitar gargalos e garantir uma experiência de jogo fluida.

Uma empresa de desenvolvimento de jogos está otimizando seu novo motor gráfico para rodar em PCs de alto desempenho. Durante os testes, observa-se que, em cenas complexas com muitas texturas de alta resolução e modelos 3D detalhados, a taxa de quadros por segundo (FPS) cai significativamente, mesmo com uma GPU potente. A análise de desempenho indica que a GPU frequentemente fica ociosa, aguardando dados.

Considerando a arquitetura de um sistema com CPU e GPU dedicadas, qual dos seguintes fatores é a causa mais provável para o gargalo de desempenho descrito?

- A A cache L1 da CPU está saturada devido ao grande volume de instruções do motor gráfico, impedindo que a CPU envie dados para a GPU eficientemente.
- B A largura de banda do barramento PCIe entre a CPU/memória principal e a memória da GPU é insuficiente para transferir as texturas e os dados de geometria na velocidade necessária, fazendo com que a GPU espere por dados. ✓**
- C A memória dedicada da GPU (VRAM) está operando em uma frequência muito baixa, tornando o acesso aos dados já carregados na GPU excessivamente lento para suas unidades de processamento.
- D A velocidade de processamento da CPU é insuficiente para enviar comandos de renderização para a GPU, limitando a capacidade da GPU de processar os quadros.
- E A capacidade da memória RAM principal do sistema é muito pequena, forçando o sistema a usar paginação excessiva no disco rígido, o que atrasa o acesso aos dados do jogo.

Correto

Próxima pergunta

Pergunta 23 de 25 · Múltipla escolha

No ciclo de busca e execução de instruções da arquitetura de Von Neumann, o Contador de Programa (PC - *Program Counter*) armazena o endereço da próxima instrução a ser buscada na memória. Após a busca de uma instrução, o PC é tipicamente incrementado para apontar para a próxima instrução sequencial.

Considerando um PC de 16 bits que atualmente contém o endereço 01A3H. Qual será o valor do PC em hexadecimal após ele ser incrementado para buscar a próxima instrução, assumindo que cada instrução ocupa uma posição de memória e não há desvios?

A 01B3H

B 01A2H

×

C 02A3H

D 11A3H

E 01A4H

✓

Incorreto(a)

Próxima pergunta

Pergunta 22 de 25 · Múltipla escolha

A arquitetura de Von Neumann, conforme delineada por autores como Stallings, estabeleceu um paradigma para os computadores digitais ao introduzir o conceito de programa armazenado, onde instruções e dados residem na mesma memória e são acessados pelo mesmo barramento. Em contraste, a arquitetura Harvard utiliza barramentos separados para dados e instruções.

Considerando essas duas arquiteturas, analise as asserções a seguir e a relação proposta entre elas.

I. A arquitetura Harvard, ao permitir o acesso simultâneo a dados e instruções através de barramentos dedicados, pode oferecer um *throughput* de instruções superior em comparação com a arquitetura Von Neumann em certas aplicações, especialmente aquelas que exigem alta taxa de processamento de instruções e dados, como em processadores de sinais digitais (DSPs).

PORQUE

II. O Gargalo de Von Neumann surge devido à limitação imposta por um único barramento compartilhado para buscar tanto instruções quanto dados da memória, restringindo a taxa de transferência entre a CPU e a memória, o que pode ser mitigado, mas não completamente eliminado, por técnicas como caches e pipelines.

A respeito dessas asserções, assinale a opção correta.

A A asserção I é uma proposição falsa, e a II é uma proposição verdadeira.

B A asserção I é uma proposição verdadeira, e a II é uma proposição falsa. ✕

C As asserções I e II são proposições verdadeiras, e a II é uma justificativa correta da I. ✓

D As asserções I e II são proposições falsas.

E As asserções I e II são proposições verdadeiras, mas a II não é uma justificativa correta da I.

Incorreto(a)

Próxima pergunta

Pergunta 21 de 25 - Múltipla escolha

A arquitetura de Von Neumann, que define um sistema com CPU, memória para dados e instruções, e unidades de E/S, tem sido a base para a maioria dos computadores por décadas. No entanto, a crescente demanda por processamento especializado, particularmente em Inteligência Artificial, levou ao surgimento de arquiteturas heterogêneas e processadores dedicados como GPUs, TPUs e NPUs. Esses processadores especializados, embora otimizados para tarefas específicas, ainda operam sob os princípios fundamentais da arquitetura e organização de computadores, como a necessidade de barramentos eficientes para comunicação, uma hierarquia de memória bem gerenciada e mecanismos para interação com o restante do sistema. Tanenbaum descreve a organização de computadores em níveis, desde o lógico digital até máquinas virtuais, e a IA pode ser vista como uma força que impulsiona novas especializações e otimizações nesses níveis.

Considerando a evolução das arquiteturas de computadores desde o modelo de Von Neumann até os modernos sistemas com processadores especializados para Inteligência Artificial (IA), analise as seguintes proposições:

I. Processadores como TPUs e GPUs, embora altamente especializados para IA, abandonam completamente os princípios da arquitetura de Von Neumann, utilizando modelos de computação radicalmente diferentes que não envolvem busca de instruções, decodificação ou unidades de execução tradicionais.

II. A eficiência de um acelerador de IA, como uma NPU, depende não apenas de sua capacidade de processamento paralelo e de suas unidades aritméticas especializadas, mas também da largura de banda e latência de sua interface com a memória (*on-chip* e *off-chip*) e dos protocolos de comunicação utilizados para interagir com a CPU e outros componentes do sistema.

III. Os mecanismos de interrupção e o Acesso Direto à Memória (DMA) são conceitos legados que perdem relevância em sistemas modernos com aceleradores de IA, pois esses aceleradores gerenciam autonomamente todo o fluxo de dados e controle, sem necessidade de sinalizar ou interagir com a CPU principal para operações de E/S ou transferência de dados.

É correto o que se afirma em:

☐ A. Apenas I e II.

☒ B. Apenas II.

☐ C. Apenas I e III.

☐ D. Apenas II e III.

☐ E. I, II e III.

Incorreto(a)

Próxima pergunta

Pergunta 20 de 25 · Múltipla escolha

Um estudante de Engenharia de Software está desenvolvendo um *firmware* para um microcontrolador que interage com um sensor que fornece leituras em formato hexadecimal. O valor A7H precisa ser processado e comparado com um limite decimal. Para fins de depuração, o estudante também precisa visualizar a representação binária desse valor para analisar bits específicos que controlam flags no sistema.

Considerando o valor hexadecimal A7H, avalie as seguintes afirmações:

I. A representação decimal do valor A7H é 167.

II. A representação binária do valor A7H é 10100111B.

III. Para isolar os quatro bits menos significativos (0111B) do valor A7H usando uma operação lógica bit a bit, pode-se aplicar uma máscara 0FH (ou 00001111B) com a porta AND.

É correto o que se afirma em:

A I e III, apenas.

B I, II e III.

C I, apenas.

D II e III, apenas.

E II, apenas.

Incorreto(a)

Próxima pergunta

Pergunta 19 de 25 - Múltipla escolha

Circuitos combinacionais são blocos fundamentais na construção de sistemas digitais. Sua saída depende exclusivamente das entradas atuais, sem qualquer forma de memória interna. Entre os circuitos combinacionais mais importantes estão os decodificadores e os multiplexadores. Decodificadores convertem um código binário de entrada em uma única saída ativa entre várias possíveis, sendo amplamente utilizados na seleção de dispositivos de memória ou periféricos. Multiplexadores, por outro lado, selecionam uma entre várias linhas de entrada de dados para direcioná-la a uma única linha de saída, controlados por sinais de seleção. A correta utilização desses circuitos é essencial para o projeto de interfaces que permitem a comunicação entre a CPU e os diversos periféricos de um computador.

Uma empresa de automação está projetando um sistema microprocessado que precisa interagir com 8 dispositivos de saída distintos (como LEDs indicadores), mas possui apenas 3 linhas de controle disponíveis na CPU para selecionar qual dispositivo deve ser ativado por vez. Além disso, o sistema precisa ler dados de 4 sensores diferentes, compartilhando uma única linha de entrada para a CPU.

Considerando as funcionalidades dos circuitos combinacionais, qual das seguintes abordagens seria a mais adequada para implementar a seleção dos dispositivos de saída e a leitura dos sensores, respectivamente?

- A Utilizar um codificador 8 para 3 para selecionar o dispositivo de saída e um demultiplexador 1 para 4 para selecionar o sensor a ser lido.
- B Utilizar um decodificador 3 para 8 para selecionar o dispositivo de saída e um multiplexador 4 para 1 para selecionar o sensor a ser lido. ✓
- C Utilizar um somador completo para a seleção do dispositivo de saída e um comparador para a seleção do sensor. ✗
- D Utilizar um flip-flop tipo D para cada dispositivo de saída e um registrador de deslocamento para ler os sensores.
- E Utilizar um multiplexador 8 para 1 para selecionar o dispositivo de saída e um decodificador 2 para 4 para selecionar o sensor a ser lido.

Incorreto(a)

Próxima pergunta

Pergunta 18 de 25 · Múltipla escolha

Um sistema embarcado utiliza um conversor Analógico-Digital (ADC) de 10 bits para monitorar a voltagem de uma bateria, que varia de 0V a 5V. O valor digital lido pelo ADC é então enviado para uma unidade de processamento que opera internamente com representações hexadecimais para facilitar a depuração e a interface com outros módulos.

Se o ADC lê uma voltagem que corresponde ao valor digital binário 1100101010B, qual é a representação hexadecimal desse valor e, aproximadamente, qual a faixa de valores decimais que um ADC de 10 bits pode representar?

- ☒ A Hexadecimal: 32AH; Faixa decimal: 0 a 1023. ✓
- ☐ B Hexadecimal: CA10H; Faixa decimal: 0 a 512. ✗
- ☐ C Hexadecimal: 652H; Faixa decimal: 0 a 1023.
- ☐ D Hexadecimal: CA10H; Faixa decimal: 0 a 1024.
- ☐ E Hexadecimal: 32AH; Faixa decimal: 0 a 511.

Incorreto(a)

Próxima pergunta

Pergunta 17 de 25 - Múltipla escolha

A hierarquia de memórias, que inclui caches, memória principal e armazenamento secundário, é projetada para fornecer ao processador um acesso rápido aos dados, combinando a velocidade das memórias menores e mais rápidas com a capacidade das memórias maiores e mais lentas. Um conceito fundamental associado à gestão de memória em sistemas modernos é a memória virtual, que permite que os programas utilizem um espaço de endereçamento maior do que a memória física disponível. Conforme descrito por Tanenbaum, a memória virtual é frequentemente implementada usando paginação, onde o espaço de endereço virtual é dividido em páginas e o espaço de endereço físico em molduras de página. Quando um programa tenta acessar uma página que não está atualmente na memória principal (um *page fault*), ocorre uma interrupção (ou exceção) que transfere o controle para o sistema operacional.

Considere um sistema computacional que implementa memória virtual utilizando paginação por demanda. Um processo em execução tenta acessar um endereço de memória contido em uma página que não se encontra atualmente na memória principal (RAM), mas reside no disco rígido.

Nessa situação, qual é a sequência de eventos e o papel dos mecanismos de interrupção e da hierarquia de memória?

- A O sistema operacional detecta a ausência da página através de *polling* contínuo na tabela de páginas. Ao encontrar uma página ausente, ele solicita ao controlador de DMA que transfira a página do disco para a memória cache, e então para a RAM, notificando o processo para continuar.
- B A unidade de gerenciamento de memória (MMU) tenta buscar a página diretamente do disco. Se o disco estiver ocupado, a MMU gera uma interrupção para o sistema operacional, que então agenda a transferência da página para a memória principal quando o disco estiver livre. O processo permanece bloqueado até que a página esteja na cache L2.
- C** Ocorre um *page fault*, que é uma interrupção de software. O hardware de paginação detecta a falha, salva o estado do processo, e o sistema operacional localiza a página no disco, copia-a para uma moldura de página livre na RAM e atualiza a tabela de páginas. O processo é então reiniciado na instrução que causou a falha. ✓
- D Ocorre um *cache miss* na MMU. Isso desencadeia uma interrupção de hardware que instrui o sistema operacional a buscar a página no disco. O sistema operacional então utiliza o barramento de dados para copiar a página diretamente para os registradores da CPU, permitindo a continuação imediata do processo.
- E O acesso direto ao disco é realizado pela CPU, que busca a página e a carrega na cache L1 para acesso rápido, sem a necessidade de interrupções, pois a paginação por demanda otimiza esse processo.

Correto

Próxima pergunta

Pergunta 16 de 25 · Múltipla escolha

A transferência de dados entre a memória principal e os dispositivos de armazenamento secundário, como discos rígidos ou SSDs, é uma operação comum em sistemas computacionais. Para gerenciar essa transferência de forma eficiente, são utilizados controladores de E/S específicos para esses dispositivos e mecanismos como o Acesso Direto à Memória (DMA). O DMA permite que o controlador de disco transfira blocos de dados diretamente para ou da memória principal, sem a intervenção contínua da CPU para cada byte. Ao concluir a transferência, o controlador de DMA geralmente notifica a CPU através de uma interrupção.

Um sistema operacional precisa ler um bloco de 512 KB de dados de um SSD para a memória principal. Para otimizar essa operação, o sistema utiliza o controlador de DMA associado ao SSD.

Descreva a interação correta entre a CPU, o controlador de DMA, o SSD e o mecanismo de interrupção durante essa transferência de dados.

- A** A CPU envia um comando ao controlador de DMA com o endereço do bloco no SSD, o endereço de destino na memória principal e o tamanho do bloco. A CPU então monitora continuamente (*polling*) o status do controlador de DMA até que a transferência seja concluída, momento em que o controlador envia uma interrupção. ✗
- B** A CPU inicia a transferência lendo o primeiro byte do SSD, e então o controlador de DMA assume, transferindo os bytes restantes um a um, solicitando o barramento à CPU para cada byte. Ao final, a CPU verifica se todos os bytes foram transferidos corretamente.
- C** A CPU programa o controlador de DMA com as informações da transferência (origem, destino, tamanho). O controlador de DMA então assume o controle do barramento (geralmente por roubo de ciclo) e transfere os dados diretamente entre o SSD e a memória principal. Ao finalizar a transferência, o controlador de DMA envia um sinal de interrupção para a CPU. ✓
- D** O controlador de DMA solicita à CPU que libere o barramento de dados. A CPU então copia os dados do SSD para seus registradores internos e, em seguida, para a memória principal. O controlador de DMA apenas sinaliza o início e o fim da operação com interrupções.
- E** A CPU lê os dados do SSD byte a byte e os escreve na memória principal. O controlador de DMA é responsável apenas por gerar uma interrupção quando o SSD sinaliza que está pronto para a próxima leitura de byte pela CPU.

Incorreto(a)

Próxima pergunta

Pergunta 15 de 25 - Múltipla escolha

Dispositivos de interface de rede (NICs - *Network Interface Controllers*) são periféricos essenciais para a comunicação de um computador em uma rede. Quando pacotes de dados chegam à NIC, o sistema precisa ser notificado para que esses dados possam ser processados. Em vez de a CPU verificar continuamente (*polling*) o status da NIC, o mecanismo de interrupção é frequentemente empregado. Ao receber um pacote, a NIC pode gerar uma interrupção de hardware, sinalizando à CPU que há dados a serem tratados. O sistema operacional então executa uma rotina de serviço de interrupção para transferir o pacote da memória buffer da NIC para a memória principal, onde será processado pelas camadas superiores do protocolo de rede (e.g., TCP/IP).

Um servidor de arquivos de alta performance utiliza uma interface de rede de 10 Gbps. Para lidar com o alto volume de tráfego de rede, o sistema operacional depende de mecanismos de interrupção para o processamento eficiente dos pacotes recebidos.

Avalie as seguintes afirmações sobre o processo de tratamento de interrupções geradas pela NIC e os protocolos envolvidos:

I. Quando um pacote de dados chega à NIC, esta envia um sinal de interrupção ao processador através de uma linha de controle do barramento. O processador suspende sua tarefa atual, salva seu contexto e desvia a execução para uma rotina de serviço de interrupção (ISR) específica para a NIC.

II. Dentro da ISR, o sistema operacional normalmente comanda o controlador de DMA (Acesso Direto à Memória) para transferir o conteúdo do pacote do buffer da NIC para a memória principal, sem a intervenção direta da CPU para cada byte transferido, otimizando o uso do processador.

III. Protocolos de comunicação como o TCP (*Transmission Control Protocol*) operam exclusivamente no nível de hardware da NIC, sendo responsáveis por gerar os sinais de interrupção e controlar o fluxo de dados no barramento físico.

É correto o que se afirma em:

☐ A Apenas II e III.

☐ B I, II e III.

☐ C Apenas I e III.

☐ D Apenas III.

☒ E Apenas I e II.



Correto

Próxima pergunta

Pergunta 14 de 25 · Múltipla escolha

As arquiteturas de Von Neumann e Harvard constituem modelos basilares para a organização de sistemas computacionais. William Stallings, em *Arquitetura e Organização de Computadores*, descreve a arquitetura de Von Neumann como utilizando um único espaço de endereçamento e barramento para dados e instruções, o que pode levar ao conhecido Gargalo de Von Neumann, limitando a taxa de transferência entre processador e memória. Em contrapartida, a arquitetura Harvard, como explorado em diversas fontes, propõe barramentos e, frequentemente, espaços de memória separados para dados e instruções. Isso permite o acesso simultâneo a ambos, potencialmente aumentando o *throughput* de processamento. Muitos processadores contemporâneos, especialmente aqueles destinados a sistemas embarcados como os da família ARM Cortex-M, implementam variações, como a Arquitetura Harvard Modificada, que busca um equilíbrio entre desempenho e flexibilidade, por vezes utilizando caches separadas para instruções e dados que acessam uma memória principal unificada.

Uma empresa de tecnologia está desenvolvendo dois novos produtos embarcados com requisitos distintos:

Produto ALFA: um sistema de processamento digital de sinais (DSP) em tempo real para análise de áudio de alta fidelidade, exigindo uma elevada taxa de amostragem, processamento contínuo e latência mínima nas operações.

Produto BETA: um dispositivo de monitoramento ambiental de baixo custo, que coleta dados de múltiplos sensores (temperatura, umidade, pressão) em intervalos regulares, realiza cálculos simples e transmite os resultados periodicamente. A otimização do consumo de energia e do custo do hardware são prioritários.

Considerando as características distintivas das arquiteturas Von Neumann, Harvard e Harvard Modificada, e os requisitos específicos dos Produtos ALFA e BETA, assinale a opção que apresenta a análise mais adequada sobre a escolha arquitetural para cada produto:

A

A escolha entre Von Neumann e Harvard é, em grande medida, neutralizada pelos avanços em tecnologia de memória cache; portanto, qualquer uma das arquiteturas atenderia igualmente bem aos requisitos de ambos os produtos, sendo a decisão baseada em outros fatores.

B

Ambos os produtos deveriam adotar a arquitetura de Von Neumann, pois a complexidade adicional e o custo de implementação de barramentos separados da arquitetura Harvard não se justificam em sistemas embarcados modernos, que contam com otimizações de compilador avançadas.

C

Para o Produto ALFA, uma arquitetura Harvard (pura ou modificada com ênfase no paralelismo de acesso) seria mais vantajosa, pois a capacidade de buscar instruções e dados em paralelo é fundamental para o alto desempenho exigido em DSP. Para o Produto BETA, uma arquitetura Von Neumann ou uma Harvard Modificada com foco em baixo consumo e integração poderia ser mais apropriada, visando um equilíbrio entre desempenho suficiente, custo e eficiência energética.

✓

D

O Produto ALFA deveria, preferencialmente, utilizar uma arquitetura Von Neumann pura devido à sua simplicidade intrínseca, o que facilitaria o fluxo de dados de áudio. O Produto BETA se beneficiaria de uma arquitetura Harvard pura para maximizar a velocidade de coleta dos sensores.

E

A arquitetura Harvard Modificada, ao unificar parcialmente o acesso à memória, sempre resulta em um desempenho inferior ao da arquitetura Harvard pura, tornando-a inadequada para aplicações de alta demanda como o Produto ALFA.

Correto

Próxima pergunta

Pergunta 13 de 25 · Múltipla escolha

As Unidades de Processamento Neural (NPUs) estão se tornando componentes comuns em *Systems-on-a-Chip* (SoCs) de dispositivos móveis e outros eletrônicos modernos, dedicadas a acelerar tarefas de inteligência artificial, como aprendizado de máquina e redes neurais. Diferentemente de GPUs discretas que se comunicam com a CPU através de barramentos como o PCIe, as NPUs integradas em SoCs utilizam arquiteturas de interconexão internas para comunicação com a CPU, GPU e memória. Essa integração visa otimizar a latência e a largura de banda para o processamento de IA no dispositivo, liberando a CPU para operações gerais e a GPU para processamento gráfico. A eficiência energética também é uma consideração fundamental no design dessas NPUs.

Analise as asserções a seguir sobre a arquitetura e comunicação de NPUs integradas em SoCs, como as encontradas em *smartphones* modernos para tarefas como otimização de fotografia computacional.

I. A integração de uma NPU diretamente no SoC permite uma comunicação de baixa latência e alta largura de banda com outros componentes, como a CPU e a memória RAM do sistema, utilizando barramentos internos otimizados (por exemplo, AMBA AXI), o que é vantajoso para a rápida execução de inferências de modelos de IA.

PORQUE

II. As NPUs em SoCs dependem primariamente do barramento PCIe para transferir dados de modelos de IA armazenados em memória externa (e.g., eUFS ou microSD), uma vez que este barramento oferece a maior taxa de transferência disponível em dispositivos móveis, sendo essencial para carregar grandes redes neurais para processamento.

A respeito dessas asserções, assinale a opção correta.

- A As asserções I e II são proposições verdadeiras, mas a II não é uma justificativa incorreta da I.
- B As asserções I e II são proposições verdadeiras, e a II é uma justificativa correta da I.
- C A asserção I é uma proposição verdadeira, e a II é uma proposição falsa. ✓**
- D As asserções I e II são proposições falsas.
- E A asserção I é uma proposição falsa, e a II é uma proposição verdadeira.

Correto

Próxima pergunta

Pergunta 12 de 25 - Múltipla escolha

Em sistemas computacionais, a interação eficiente entre a unidade central de processamento (CPU) e os diversos dispositivos de entrada e saída (E/S) é fundamental. Mecanismos de interrupção, como descrito por autores como Tanenbaum e Stallings, permitem que periféricos sinalizem eventos à CPU sem a necessidade de *polling* constante, otimizando o uso do processador. Os periféricos são conectados ao sistema através de interfaces ou controladores de E/S, que gerenciam a troca de dados e sinais de controle por meio de barramentos. Estes barramentos, com suas linhas de dados, endereço e controle, utilizam protocolos de comunicação para coordenar as transferências. Em sistemas embarcados, como os de controle industrial que monitoram sensores e comandam atuadores, a resposta rápida e confiável a eventos externos é crítica e depende intrinsecamente desses mecanismos.

Em um sistema de controle industrial em tempo real, diversos sensores monitoram continuamente variáveis de processo (temperatura, pressão) e enviam dados para uma unidade central de processamento (CPU). A CPU, por sua vez, comanda atuadores (válvulas, motores) com base nesses dados. A comunicação eficiente e a resposta rápida a eventos críticos são essenciais.

Considerando os conceitos de arquitetura e organização de computadores, avalie as proposições a seguir:

I. A utilização de interrupções de hardware permite que os sensores sinalizem à CPU a disponibilidade de novos dados sem que a CPU precise realizar *polling* contínuo, liberando o processador para outras tarefas e melhorando a eficiência do sistema. O tratamento da interrupção envolve salvar o contexto atual, executar uma rotina de serviço de interrupção (ISR) específica para o sensor e, posteriormente, restaurar o contexto.

II. O barramento do sistema, composto por linhas de dados, endereço e controle, é o meio pelo qual os dados dos sensores e os comandos para os atuadores são transmitidos. Protocolos de comunicação síncronos no barramento garantem maior flexibilidade para acomodar periféricos de diferentes velocidades em comparação com protocolos assíncronos.

III. Cada periférico (sensor ou atuador) é conectado ao barramento através de um controlador de E/S (ou adaptador), que possui registradores de dados, status e controle, permitindo que o sistema operacional gerencie a comunicação e o estado do dispositivo, muitas vezes em conjunto com o mecanismo de DMA (Acesso Direto à Memória) para transferências de grandes volumes de dados.

É correto o que se afirma em:

A I, II e III.

B Apenas I e III. ✓

C Apenas II e III.

D Apenas I e II.

E Apenas II.

Correto

Próxima pergunta

Pergunta 11 de 25 · Múltipla escolha

Um desenvolvedor de software, ao otimizar uma aplicação crítica de processamento de dados em tempo real, depara-se com a necessidade de entender como as escolhas de baixo nível, como a organização da memória cache e o conjunto de instruções da máquina, impactam diretamente o desempenho do seu código em C++. Ele recorda que autores como Patterson e Hennessy enfatizam a importância da interface hardware-software para extrair o máximo de eficiência computacional.

Considerando a relação entre a arquitetura de computadores (visão do software) e a organização de computadores (implementação física), analise as asserções a seguir e a relação proposta entre elas.

I. A arquitetura de um computador, que inclui o conjunto de instruções, os modos de endereçamento e os tipos de dados, define a visão que o programador de linguagem de máquina (ou o compilador) tem do sistema, sendo um contrato fundamental entre o hardware e o software.

PORQUE

II. A organização do computador, detalhando como os componentes da arquitetura são interconectados e implementados – como a hierarquia de memória, a largura dos barramentos e as unidades funcionais da CPU – influencia diretamente a velocidade e eficiência com que as instruções definidas pela arquitetura são executadas, mas não altera os aspectos visíveis ao programador de baixo nível.

A respeito dessas asserções, assinale a opção correta.

A A asserção I é uma proposição falsa, e a II é uma proposição verdadeira.

B As asserções I e II são proposições verdadeiras, mas a II não é uma justificativa correta da I. ✓

C As asserções I e II são proposições falsas.

D A asserção I é uma proposição verdadeira, e a II é uma proposição falsa.

E As asserções I e II são proposições verdadeiras, e a II é uma justificativa correta da I.

Correto

Próxima pergunta

Pergunta 10 de 25 - Múltipla escolha

A complexidade inerente aos sistemas computacionais contemporâneos é eficazmente gerenciada por meio da adoção de múltiplos níveis de abstração. Conforme argumentam Tanenbaum e Steen, essa abordagem estratificada permite que projetistas de hardware e desenvolvedores de software concentrem seus esforços em subconjuntos específicos de desafios, abstraindo detalhes de níveis inferiores ou superiores. No domínio da Arquitetura e Organização de Computadores, Patterson e Hennessy, em sua obra Organização e Projeto de Computadores, ressaltam a Arquitetura do Conjunto de Instruções (ISA) como o contrato primordial que o hardware estabelece com o software de mais baixo nível, definindo as operações que o processador pode executar. Essa interface é importante, pois, como detalhado por Prof. Mário Cortes e em materiais da Unicamp, ela se situa entre as linguagens de alto nível e a microarquitetura que implementa as instruções.

Considerando os níveis de abstração em computação e o papel fundamental da ISA, analise as afirmativas a seguir:

I. A linguagem de montagem, por ser uma representação textual direta das instruções de máquina e, portanto, específica de uma arquitetura, opera em um nível de abstração conceitualmente superior ao da própria Arquitetura do Conjunto de Instruções (ISA).

II. Os compiladores são responsáveis por traduzir programas escritos em linguagens de alto nível para a linguagem de máquina, que é a concretização das instruções definidas pela ISA, efetivamente ocultando do programador os detalhes intrincados da microarquitetura subjacente.

III. A escolha de uma determinada ISA influencia diretamente o projeto e a complexidade dos compiladores e o desempenho potencial das aplicações, porém não impõe restrições significativas nem direciona a forma como os circuitos lógicos são implementados na microarquitetura que a realiza.

É correto o que se afirma em:

A Apenas em I

B Apenas em I e III

☒ C Apenas em II

D I, II e III.

E Apenas em II e III

Correto

Próxima pergunta

Pergunta 9 de 25 - Múltipla escolha

A hierarquia de memória, compreendendo múltiplos níveis como caches L1, L2, L3 e memória principal, desempenha um papel vital em mitigar o chamado *memory wall*, a crescente disparidade entre a velocidade dos processadores e a latência de acesso à memória principal. Autores como Patterson e Hennessy destacam a importância da organização da memória para o desempenho geral do sistema. Em sistemas de Inteligência Artificial, especialmente aqueles que utilizam aceleradores como GPUs e TPUs, o fluxo de dados entre a CPU, o acelerador e as diferentes camadas da hierarquia de memória é crítico. O barramento PCIe, por exemplo, é comumente utilizado para a comunicação entre a CPU e a GPU, mas sua largura de banda pode se tornar um fator limitante para o treinamento de modelos de IA que manipulam grandes volumes de dados. O tempo médio de acesso à memória, uma métrica fundamental, é influenciado pela taxa de acertos (*hit rate*), tempo de acerto (*hit time*), taxa de falhas (*miss rate*) e penalidade por falha (*miss penalty*).

Considere um sistema de computação de alto desempenho dedicado ao treinamento de modelos de deep learning. Este sistema utiliza uma CPU para gerenciamento geral e uma GPU para aceleração dos cálculos matriciais intensivos. A comunicação entre a CPU e a GPU, bem como o acesso aos dados de treinamento, são gargalos críticos. Conforme Patterson e Hennessy, o Tempo de Acesso Médio (TAM) à memória é dado por:

$$\text{TAM} = (\text{Hit Rate} \times \text{Hit Time}) + (\text{Miss Rate} \times \text{Miss Penalty})$$

Analise as seguintes asserções sobre o impacto da hierarquia de memória e dos barramentos no desempenho deste sistema:

I. A utilização de caches de alta velocidade (L1, L2) próximas aos núcleos da GPU é implementada para reduzir a latência de acesso aos dados frequentemente utilizados durante as convoluções e multiplicações de matrizes, diminuindo o *Miss Penalty* efetivo percebido pelas unidades de processamento massivamente paralelas.

II. O barramento PCIe, embora fundamental para a transferência de dados entre a memória principal (controlada pela CPU) e a memória dedicada da GPU, pode se tornar um gargalo significativo, limitando a taxa de transferência de grandes conjuntos de dados e pesos do modelo, impactando negativamente o *throughput* do treinamento.

III. A implementação de memória unificada, onde CPU e GPU compartilham o mesmo espaço de endereço virtual, elimina completamente a necessidade de transferências de dados explícitas via barramento, resolvendo o gargalo de comunicação e maximizando a utilização da GPU.

É correto o que se afirma em:

A Apenas II e III.

B Apenas I e III.

☒ C Apenas I e II.

D I, II e III.

E Apenas I.

Correto

Próxima pergunta

Pergunta 8 de 25 - Múltipla escolha

Um sistema de controle de acesso utiliza um teclado numérico onde o usuário digita uma senha de 4 dígitos decimais. Internamente, cada dígito decimal é convertido para seu equivalente em Binário Codificado em Decimal (BCD). No código BCD, cada dígito decimal (0-9) é representado por um grupo de 4 bits. Por exemplo, o dígito 7 é 0111 em BCD.

Se um usuário digitar o dígito decimal 9, qual será sua representação em BCD e qual o valor decimal máximo que pode ser representado por um único *nibble* (4 bits) em BCD, em comparação com a representação binária pura?

- ☐ A BCD de 9: 1001B; Máximo decimal em BCD (4 bits): 15; Máximo decimal em binário puro (4 bits): 9.
- ☐ B BCD de 9: 0111B; Máximo decimal em BCD (4 bits): 7; Máximo decimal em binário puro (4 bits): 15.
- ☐ C BCD de 9: 1010B; Máximo decimal em BCD (4 bits): 9; Máximo decimal em binário puro (4 bits): 10.
- ☐ D BCD de 9: 1001B; Máximo decimal em BCD (4 bits): 9; Máximo decimal em binário puro (4 bits): 9.
- ☒ E BCD de 9: 1001B; Máximo decimal em BCD (4 bits): 9; Máximo decimal em binário puro (4 bits): 15. ✓

Correto

Próxima pergunta

Pergunta 7 de 25 - Múltipla escolha

A estrutura de barramentos impacta significativamente a interconexão dos componentes de um computador. Conforme Stallings, um barramento é um caminho de comunicação que conecta dois ou mais dispositivos, consistindo tipicamente em linhas de dados, endereço e controle. A largura do barramento de dados influencia diretamente o desempenho, determinando quantos bits podem ser transferidos simultaneamente. A arbitragem do barramento é necessária quando múltiplos dispositivos desejam utilizá-lo, garantindo que apenas um mestre controle o barramento por vez. Em sistemas com GPUs de alto desempenho, a largura de banda da memória da GPU e a comunicação com a CPU através de barramentos como o PCIe são fatores críticos para alimentar as unidades de processamento paralelas da GPU.

Considere um sistema computacional com uma CPU e uma GPU de alta performance, utilizada para processamento gráfico e computação de propósito geral (GPGPU). A GPU possui sua própria memória de alta largura de banda (HBM2) e se comunica com a CPU e a memória principal do sistema através de um barramento PCIe 4.0 x16.

Avalie as seguintes afirmações sobre o impacto dos barramentos e da arbitragem no desempenho deste sistema:

I. A largura do barramento de dados interno da memória HBM2 da GPU (e.g., 1024 bits ou mais) é significativamente maior que a do barramento PCIe (16 lanes, cada com uma taxa de bits), o que é essencial para fornecer a altíssima taxa de transferência de dados exigida pelas milhares de unidades de processamento da GPU.

II. Se a CPU e a GPU precisarem acessar a memória principal do sistema simultaneamente através do mesmo controlador de memória, um mecanismo de arbitragem será necessário para gerenciar o acesso ao barramento de memória, podendo introduzir latências adicionais.

III. Aumentar a frequência de operação do barramento PCIe (e.g., de PCIe 3.0 para PCIe 4.0) não melhora a taxa de transferência de dados entre a CPU e a GPU, pois o número de lanes (x16) é o fator determinante exclusivo.

É correto o que se afirma em:

☒ A Apenas I e II.

☐ B I, II e III.

☐ C Apenas II e III.

☐ D Apenas II.

☐ E Apenas I.

Incorreto(a)

Próxima pergunta

Pergunta 6 de 25 · Múltipla escolha

Multiplexadores (MUX) são circuitos combinacionais que selecionam uma de várias linhas de entrada de dados e a direcionam para uma única linha de saída, com base no valor de um conjunto de linhas de seleção. Conforme Paixão em Arquitetura de Computadores, eles são amplamente utilizados no design de computadores para roteamento de dados.

Um multiplexador 4 para 1 possui quatro entradas de dados (D0, D1, D2, D3) e duas linhas de seleção (S1, S0). Se as linhas de seleção estiverem com os valores S1=1 e S0=0, qual entrada de dados será selecionada para a saída?

A

Nenhuma, pois a combinação de seleção é inválida.

×

B

D2

✓

C

D1

D


D3

E

D0

Incorreto(a)

Próxima pergunta



Pergunta 5 de 25 - Múltipla escolha

Em um projeto de um sistema de controle industrial simples, um engenheiro precisa implementar uma lógica que ative um alarme (saída A) se um sensor de pressão (P) indicar nível alto (1) E um sensor de temperatura (T) indicar nível baixo (0), OU se um botão de emergência (E) for pressionado (1).

Considerando os princípios de organização de computadores em nível lógico e a implementação com portas lógicas, analise o circuito que atenderia a essa especificação.

Qual das seguintes expressões booleanas e sua correspondente implementação com portas lógicas, mostradas da imagem, representaria corretamente a condição para ativar o alarme (A)?

- ☒ A $A = (P \text{ AND } T) \text{ OR } E$ ✕
- ☐ B $A = (P \text{ OR } (\text{NOT } T)) \text{ AND } E$
- ☐ C $A = P \text{ OR } T \text{ OR } E$
- ☐ D $A = (\text{NOT } P \text{ AND } T) \text{ OR } E$
- ☐ E $A = (P \text{ AND } (\text{NOT } T)) \text{ OR } E$ ✓

Incorreto(a)

Próxima pergunta

Pergunta 4 de 25 · Múltipla escolha

A hierarquia de memória em um sistema computacional é projetada para otimizar o acesso aos dados, equilibrando velocidade, capacidade e custo. No topo dessa hierarquia estão os registradores e caches (L1, L2, L3), seguidos pela memória principal (RAM) e, na base, os dispositivos de armazenamento secundário, como SSDs (*Solid State Drives*) e HDDs (*Hard Disk Drives*). A velocidade com que os dados podem ser transferidos do armazenamento secundário para a memória principal influencia diretamente o tempo de carregamento de aplicações e grandes arquivos, além de afetar a frequência de *page faults* em sistemas com memória virtual. Periféricos de armazenamento, como SSDs, conectam-se ao sistema através de interfaces como SATA ou NVMe, que, por sua vez, utilizam barramentos para comunicação com a CPU e a memória.

Um usuário decide atualizar seu computador, substituindo um disco rígido mecânico (HDD) tradicional por uma unidade de estado sólido (SSD) moderna, conectada via interface NVMe. O objetivo é melhorar o desempenho geral do sistema, especialmente no carregamento do sistema operacional, aplicativos e grandes conjuntos de dados para análise.

Considerando o impacto dessa substituição na hierarquia de memória e no desempenho do sistema, qual das seguintes afirmações é a mais precisa?

- A** O SSD NVMe aumentará a capacidade da memória principal (RAM) do sistema, permitindo que mais aplicações sejam executadas simultaneamente sem a necessidade de paginação para o disco.
- B** A substituição do HDD por um SSD não afeta a hierarquia de memória, pois os SSDs são considerados parte da memória principal, operando na mesma velocidade que a RAM DDR5.
- C** A principal melhoria de desempenho virá da redução da latência de acesso e do aumento da taxa de transferência entre o dispositivo de armazenamento secundário (SSD) e a memória principal (RAM). Isso resultará em tempos de carregamento mais rápidos e menor penalidade por *page faults* quando os dados necessários não estão na RAM. ✓
- D** A substituição do HDD por um SSD NVMe impactará principalmente a velocidade da cache L1, pois os dados do SSD serão carregados diretamente para esta cache, reduzindo significativamente o hit time da L1. ✗
- E** A velocidade do barramento de dados entre a CPU e a RAM será o principal gargalo após a instalação do SSD, pois a RAM não conseguirá processar os dados na mesma velocidade em que o SSD os entrega.

Incorreto(a)

Próxima pergunta

Pergunta 3 de 25 · Múltipla escolha

Durante a configuração de redes de computadores, é comum lidar com endereços IP e máscaras de sub-rede. Um administrador de rede se depara com a máscara 255.255.255.240. Para entender quantos bits estão dedicados à identificação da rede e quantos à identificação dos hosts dentro dessa sub-rede, ele precisa converter o último octeto (240) para binário.

A representação binária do último octeto (240D) da máscara de sub-rede e o valor hexadecimal correspondente são:

A Binário: 11000000B; Hexadecimal: C0H.

B Binário: 11110000B; Hexadecimal: F0H.

C Binário: 10001111B; Hexadecimal: 8FH.

D Binário: 11100000B; Hexadecimal: E0H.

E Binário: 11111000B; Hexadecimal: F8H.

Enviar resposta

Pergunta 2 de 25 - Múltipla escolha

A crescente complexidade e a demanda por desempenho em aplicações de Inteligência Artificial (IA) têm impulsionado inovações em múltiplos níveis da computação, desde o design de circuitos lógicos fundamentais até o desenvolvimento de arquiteturas de processadores altamente especializados. Abordagens como a computação heterogênea, que combina CPUs, GPUs e TPUs, buscam otimizar a execução de tarefas aproveitando as capacidades de cada processador. Nesse contexto, a otimização de operações específicas de IA, como multiplicações de matrizes e convoluções, é fundamental. Estudos como o de Luigi Nunes Gil exploram a implementação de redes neurais em FPGAs (*Field-Programmable Gate Arrays*) utilizando computação estocástica, que propõe simplificar os circuitos aritméticos combinacionais para acelerar a inferência de modelos de IA, representando uma otimização em nível de circuito.

Considerando as diferentes estratégias para otimizar o processamento em aplicações de Inteligência Artificial, analise as asserções a seguir e a relação proposta entre elas.

I. A utilização de computação estocástica para implementar operações aritméticas em FPGAs, como proposto em estudos para aceleração de redes neurais, permite a construção de circuitos combinacionais com menor complexidade e consumo de recursos, viabilizando a síntese de redes maiores e mais complexas em hardware reconfigurável.

PORQUE

II. Processadores dedicados à IA, como TPUs (*Tensor Processing Units*) e NPUs (*Neural Processing Units*), são projetados com unidades de processamento altamente paralelas e especializadas, como a *Systolic Array* ou a *Matrix Multiply Unit* (MXU), que executam eficientemente as operações matriciais e convolucionais predominantes em modelos de aprendizado de máquina, tornando desnecessárias otimizações em nível de portas lógicas individuais para essas tarefas nesses processadores.

A respeito dessas asserções, assinale a opção correta.

- ☐ A As asserções I e II são proposições verdadeiras, e a II é uma justificativa correta da I.
- ☐ B A asserção I é uma proposição falsa, e a II é uma proposição verdadeira.
- ☐ C A asserção I é uma proposição verdadeira, e a II é uma proposição falsa.
- ☐ D As asserções I e II são proposições verdadeiras, mas a II não é uma justificativa correta da I.
- ☐ E As asserções I e II são proposições falsas.

Enviar resposta

Pergunta 1 de 25 - Múltipla escolha

Muitos processadores modernos, incluindo CPUs de propósito geral e processadores especializados para IA como GPUs e algumas NPUs, são arquiteturas multicore ou possuem múltiplos clusters de processamento. Nesses sistemas, cada núcleo (ou cluster) pode possuir suas próprias caches privadas (L1, L2), e pode haver níveis de cache compartilhados (L3). Quando múltiplos núcleos compartilham dados e possuem cópias desses dados em suas caches privadas, surge o problema da coerência de cache: garantir que todas as cópias de um mesmo dado em diferentes caches sejam consistentes. Protocolos de coerência de cache (e.g., MESI) são implementados em hardware para manter essa consistência, o que é vital para a correção de programas paralelos.

Uma nova arquitetura de NPU (*Neural Processing Unit*) é projetada com múltiplos *clusters* de processamento, cada um contendo seus próprios núcleos e uma cache L1 privada. Esses *clusters* compartilham uma cache L2 de maior capacidade antes de acessar a memória principal do sistema. A NPU é destinada a executar modelos de redes neurais onde diferentes partes do modelo podem ser processadas em paralelo por diferentes *clusters*, com potencial compartilhamento de dados de ativação ou pesos.

Neste contexto, qual das seguintes afirmações sobre a coerência de cache é a mais precisa?

- A** O problema de coerência de cache não se aplica a NPUs, pois elas são projetadas especificamente para IA e utilizam um modelo de memória que naturalmente evita dados compartilhados entre clusters.
- B** Como a NPU possui uma cache L2 compartilhada, todas as escritas nas caches L1 são imediatamente propagadas para a L2 e, conseqüentemente, para todas as outras caches L1, eliminando a necessidade de protocolos de coerência complexos.
- C** Se os clusters da NPU modificarem dados que são compartilhados e armazenados em suas caches L1 privadas, é essencial que um protocolo de coerência de cache (operando entre as L1s e a L2 compartilhada) seja implementado para evitar que um *cluster* utilize dados desatualizados, garantindo a correção do processamento da rede neural.
- D** A coerência de cache em NPUs é gerenciada exclusivamente por software, através de instruções explícitas inseridas pelo compilador do modelo de IA, que invalidam as entradas de cache relevantes nos outros clusters.
- E** A coerência de cache só é um problema relevante para CPUs de propósito geral. Em NPUs, o fluxo de dados é estritamente unidirecional e previsível, o que impede a ocorrência de inconsistências de dados nas caches.

Enviar resposta